DEVELOPMENT OF A GIGABIT ETHERNET ELEMENT ANALYZER
PONTIFÍCIA UNIVERSIDADE CATÓLICA DO RIO DE JANEIRO === O objetivo desta dissertação consiste no desenvolvimento e na realização de um analisador de redes e elementos de redes na taxa de 1 Gbps. A tecnologia de lógica programável (FPGA) é utilizada através de uma placa de desenvolvimento ativada p...
| Main Author: | |
|---|---|
| Other Authors: | |
| Language: | Portuguese |
| Published: |
PONTIFÍCIA UNIVERSIDADE CATÓLICA DO RIO DE JANEIRO
2008
|
| Online Access: | http://www.maxwell.vrac.puc-rio.br/Busca_etds.php?strSecao=resultado&nrSeq=12365@1 http://www.maxwell.vrac.puc-rio.br/Busca_etds.php?strSecao=resultado&nrSeq=12365@2 |
| Summary: | PONTIFÍCIA UNIVERSIDADE CATÓLICA DO RIO DE JANEIRO === O objetivo desta dissertação consiste no desenvolvimento e
na realização de um analisador de redes e elementos de
redes na taxa de 1 Gbps. A tecnologia de lógica programável
(FPGA) é utilizada através de uma placa de desenvolvimento
ativada por ferramentas computacionais dedicadas a esta
aplicação. O módulo realizado é utilizado para caracterizar
uma rede e alguns elementos de rede em função da taxa
máxima de transmissão de pacotes, número de pacotes
perdidos e retardo. Uma comparação entre os resultados
fornecidos pelo módulo desenvolvido e um equipamento
comercial é apresentada e comentada. Finalmente, as
principais vantagens da proposta desta dissertação são
destacadas. === The main purpose of this dissertation is the development
and realization of a Gigabit Ethernet network element
analyzer. The FPGA technology is employed through a
development board, activated by dedicated software tools.
The prototype realized is employed to describe a network
and network elements by maximum transmission capacity,
frame loss and delay. A comparative analysis
between this prototype and a commercial equipment is
performed. Finally, the main advantages of this
dissertation will be highlighted. |
|---|