Herstellung ultraschmaler Leitbahnen mit herkömmlichen Prozessen und Untersuchungen zum Pore Sealing bei porösen low-k Dielektrika

Gegenstand dieser Arbeit sind zwei Problemstellungen der Mikroelektronik. Dies ist einerseits die Notwendigkeit zur Erzeugung kleiner Strukturgrößen um Untersuchungen an diesen durchzuführen. Innerhalb dieser Arbeit wurden ultraschmale Leitbahnen mit herkömmlichen Prozessen hergestellt, was den Eins...

Full description

Bibliographic Details
Main Author: Bonitz, Jens
Other Authors: TU Chemnitz, Fakultät für Elektrotechnik und Informationstechnik
Format: Dissertation
Language:deu
Published: Universitätsbibliothek Chemnitz 2005
Subjects:
Online Access:http://nbn-resolving.de/urn:nbn:de:swb:ch1-200500944
http://nbn-resolving.de/urn:nbn:de:swb:ch1-200500944
http://www.qucosa.de/fileadmin/data/qucosa/documents/5017/data/diplar.pdf
http://www.qucosa.de/fileadmin/data/qucosa/documents/5017/20050094.txt
Description
Summary:Gegenstand dieser Arbeit sind zwei Problemstellungen der Mikroelektronik. Dies ist einerseits die Notwendigkeit zur Erzeugung kleiner Strukturgrößen um Untersuchungen an diesen durchzuführen. Innerhalb dieser Arbeit wurden ultraschmale Leitbahnen mit herkömmlichen Prozessen hergestellt, was den Einsatz neuer Lithographieanlagen oder auflösungsverbessernden Maßnahmen nicht notwendig macht. Hierzu wurde für zwei Verfahren, die Backfill- und die TiN-Spacer-Technologie, die Prozessschritte entwickelt und untersucht und beide Technologien hinsichtlich der erreichbaren Strukturgrößen bewertet. Das zweite Thema dieser Arbeit war das pore sealing von porösen low-k-Dielektrika. Für diese Untersuchungen wurden verschiedene pore sealing Methoden wie Plasmabehandlungen oder dünne Schichten (Liner) angewandt. Die Effektivität dieser Methoden, auch in Abhängigkeit von low-k-Materialien mit verschiedenen Porengrößen, wurde durch Rasterelektronenmikroskopie, Untersuchung der Barrierestabilität und Untersuchung von Diffusion der Barriere in das Dielektrikum mittels TEM und EDX line scan bestimmt. === This work is concerned with two problems of microelectronic research. This is first the need for small features sizes to carry out investigations on them. Within this work very narrow conductor lines were fabricated with conventional processes. So the use of new lithography tools or resolution enhancement techniques was not necessary. For two technologies, the Backfill and the TiN spacer technology, the process steps were developed and investigated and both technologies were evaluated regarding the reachable feature sizes. The second topic was pore sealing of porous low k dielectrics. For these investigations various pore sealing methods like plasma treatments or thin films (liner) were applied. The effectiveness of these methods, also depending of low k materials with different pore sizes, were investigated by scanning electron microscopy, by barrier integrity investigations and by investigations of barrier diffusion into the dielectric material using TEM and EDX line scan.