Méthodologies de conception ASIC pour des systèmes sur puce 3D hétérogènes à base de réseaux sur puce 3D

Dans cette thèse, nous étudions les architectures 3D NoC grâce à des implémentations de conception physiques en utilisant la technologie 3D réel mis en oeuvre dans l'industrie. Sur la base des listes d'interconnexions en déroute, nous procédons à l'analyse des performances d'éval...

Full description

Bibliographic Details
Main Author: Jabbar, Mohamad
Language:fra
Published: Université de Grenoble 2013
Subjects:
NoC
Online Access:http://tel.archives-ouvertes.fr/tel-00934780
http://tel.archives-ouvertes.fr/docs/00/93/47/80/PDF/33251_JABBAR_2013_archivage.pdf
id ndltd-CCSD-oai-tel.archives-ouvertes.fr-tel-00934780
record_format oai_dc
spelling ndltd-CCSD-oai-tel.archives-ouvertes.fr-tel-009347802014-10-14T03:43:05Z http://tel.archives-ouvertes.fr/tel-00934780 2013GRENT006 http://tel.archives-ouvertes.fr/docs/00/93/47/80/PDF/33251_JABBAR_2013_archivage.pdf Méthodologies de conception ASIC pour des systèmes sur puce 3D hétérogènes à base de réseaux sur puce 3D Jabbar, Mohamad [SPI:OTHER] Engineering Sciences/Other [SPI:OTHER] Sciences de l'ingénieur/Autre 3D IC Exploration MPSoC NoC Mise en oeuvre de conception physique Dans cette thèse, nous étudions les architectures 3D NoC grâce à des implémentations de conception physiques en utilisant la technologie 3D réel mis en oeuvre dans l'industrie. Sur la base des listes d'interconnexions en déroute, nous procédons à l'analyse des performances d'évaluer le bénéfice de l'architecture 3D par rapport à sa mise en oeuvre 2D. Sur la base du flot de conception 3D proposé en se concentrant sur la vérification temporelle tirant parti de l'avantage du retard négligeable de la structure de microbilles pour les connexions verticales, nous avons mené techniques de partitionnement de NoC 3D basé sur l'architecture MPSoC y compris empilement homogène et hétérogène en utilisant Tezzaron 3D IC technlogy. Conception et mise en oeuvre de compromis dans les deux méthodes de partitionnement est étudiée pour avoir un meilleur aperçu sur l'architecture 3D de sorte qu'il peut être exploitée pour des performances optimales. En utilisant l'approche 3D homogène empilage, NoC topologies est explorée afin d'identifier la meilleure topologie entre la topologie 2D et 3D pour la mise en œuvre MPSoC 3D sous l'hypothèse que les chemins critiques est fondée sur les liens inter-routeur. Les explorations architecturales ont également examiné les différentes technologies de traitement. mettant en évidence l'effet de la technologie des procédés à la performance d'architecture 3D en particulier pour l'interconnexion dominant du design. En outre, nous avons effectué hétérogène 3D d'empilage pour la mise en oeuvre MPSoC avec l'approche GALS de style et présenté plusieurs analyses de conception physiques connexes concernant la conception 3D et la mise en œuvre MPSoC utilisant des outils de CAO 2D. Une analyse plus approfondie de l'effet microbilles pas à la performance de l'architecture 3D à l'aide face-à-face d'empilement est également signalé l'identification des problèmes et des limitations à prendre en considération pendant le processus de conception. 2013-03-21 fra PhD thesis Université de Grenoble
collection NDLTD
language fra
sources NDLTD
topic [SPI:OTHER] Engineering Sciences/Other
[SPI:OTHER] Sciences de l'ingénieur/Autre
3D IC
Exploration
MPSoC
NoC
Mise en oeuvre de conception physique
spellingShingle [SPI:OTHER] Engineering Sciences/Other
[SPI:OTHER] Sciences de l'ingénieur/Autre
3D IC
Exploration
MPSoC
NoC
Mise en oeuvre de conception physique
Jabbar, Mohamad
Méthodologies de conception ASIC pour des systèmes sur puce 3D hétérogènes à base de réseaux sur puce 3D
description Dans cette thèse, nous étudions les architectures 3D NoC grâce à des implémentations de conception physiques en utilisant la technologie 3D réel mis en oeuvre dans l'industrie. Sur la base des listes d'interconnexions en déroute, nous procédons à l'analyse des performances d'évaluer le bénéfice de l'architecture 3D par rapport à sa mise en oeuvre 2D. Sur la base du flot de conception 3D proposé en se concentrant sur la vérification temporelle tirant parti de l'avantage du retard négligeable de la structure de microbilles pour les connexions verticales, nous avons mené techniques de partitionnement de NoC 3D basé sur l'architecture MPSoC y compris empilement homogène et hétérogène en utilisant Tezzaron 3D IC technlogy. Conception et mise en oeuvre de compromis dans les deux méthodes de partitionnement est étudiée pour avoir un meilleur aperçu sur l'architecture 3D de sorte qu'il peut être exploitée pour des performances optimales. En utilisant l'approche 3D homogène empilage, NoC topologies est explorée afin d'identifier la meilleure topologie entre la topologie 2D et 3D pour la mise en œuvre MPSoC 3D sous l'hypothèse que les chemins critiques est fondée sur les liens inter-routeur. Les explorations architecturales ont également examiné les différentes technologies de traitement. mettant en évidence l'effet de la technologie des procédés à la performance d'architecture 3D en particulier pour l'interconnexion dominant du design. En outre, nous avons effectué hétérogène 3D d'empilage pour la mise en oeuvre MPSoC avec l'approche GALS de style et présenté plusieurs analyses de conception physiques connexes concernant la conception 3D et la mise en œuvre MPSoC utilisant des outils de CAO 2D. Une analyse plus approfondie de l'effet microbilles pas à la performance de l'architecture 3D à l'aide face-à-face d'empilement est également signalé l'identification des problèmes et des limitations à prendre en considération pendant le processus de conception.
author Jabbar, Mohamad
author_facet Jabbar, Mohamad
author_sort Jabbar, Mohamad
title Méthodologies de conception ASIC pour des systèmes sur puce 3D hétérogènes à base de réseaux sur puce 3D
title_short Méthodologies de conception ASIC pour des systèmes sur puce 3D hétérogènes à base de réseaux sur puce 3D
title_full Méthodologies de conception ASIC pour des systèmes sur puce 3D hétérogènes à base de réseaux sur puce 3D
title_fullStr Méthodologies de conception ASIC pour des systèmes sur puce 3D hétérogènes à base de réseaux sur puce 3D
title_full_unstemmed Méthodologies de conception ASIC pour des systèmes sur puce 3D hétérogènes à base de réseaux sur puce 3D
title_sort méthodologies de conception asic pour des systèmes sur puce 3d hétérogènes à base de réseaux sur puce 3d
publisher Université de Grenoble
publishDate 2013
url http://tel.archives-ouvertes.fr/tel-00934780
http://tel.archives-ouvertes.fr/docs/00/93/47/80/PDF/33251_JABBAR_2013_archivage.pdf
work_keys_str_mv AT jabbarmohamad methodologiesdeconceptionasicpourdessystemessurpuce3dheterogenesabasedereseauxsurpuce3d
_version_ 1716717778732318720