Architecture asynchrone pour l'efficacité énergétique et l'amélioration du rendement en fabrication dans les technologies décananométriques : application à un système sur puce multi-coeurs
La réduction continuelle des dimensions dans les technologies CMOS a ouvert la porte à la conception de circuits complexes multi-cœurs (SoC). Malheureusement dans les technologies nanométriques, les performances des systèmes intégrés après fabrication ne sont pas complètement prédictibles. En effet,...
Main Author: | |
---|---|
Language: | FRE |
Published: |
Université de Grenoble
2011
|
Subjects: | |
Online Access: | http://tel.archives-ouvertes.fr/tel-00583021 http://tel.archives-ouvertes.fr/docs/00/58/30/21/PDF/21530_ZAKARIA_RADWAN_2011_archivage.pdf |
id |
ndltd-CCSD-oai-tel.archives-ouvertes.fr-tel-00583021 |
---|---|
record_format |
oai_dc |
spelling |
ndltd-CCSD-oai-tel.archives-ouvertes.fr-tel-005830212013-01-07T17:43:17Z http://tel.archives-ouvertes.fr/tel-00583021 2011GRENT008 http://tel.archives-ouvertes.fr/docs/00/58/30/21/PDF/21530_ZAKARIA_RADWAN_2011_archivage.pdf Architecture asynchrone pour l'efficacité énergétique et l'amélioration du rendement en fabrication dans les technologies décananométriques : application à un système sur puce multi-coeurs Zakaria Radwan, Hatem Mohamed [SPI] Engineering Sciences Logique Asynchrone Technologies Nanométriques La réduction continuelle des dimensions dans les technologies CMOS a ouvert la porte à la conception de circuits complexes multi-cœurs (SoC). Malheureusement dans les technologies nanométriques, les performances des systèmes intégrés après fabrication ne sont pas complètement prédictibles. En effet, les variations des procédés de fabrication sont très importantes aux échelles des puces. Par conséquent, la conception de tels systèmes dans les technologies nanométriques est désormais contrainte par de nombreux paramètres tels que la robustesse aux variations des procédés de fabrication et la consommation d'énergie. Ceci implique de disposer d'algorithmes efficaces, intégrés dans la puce, susceptibles d'adapter le comportement du système aux variations des charges des processeurs tout en faisant face simultanément aux variations des paramètres qui ne peuvent pas être prédits ou modélisées avec précision au moment de la conception. Dans ce contexte, ce travail de thèse porte sur la conception de systèmes dit " GALS " (Globally Asynchronous Locally Synchronous) conçus autour d'un réseau de communication intégré à la puce (Network-on-Chip ou NoC) exploitant les nouvelles générations de technologie CMOS. Une nouvelle méthode permettant de contrôler dynamiquement la vitesse des différents îlots du NoC grâce à un contrôle de la tension et de la fréquence en fonction de la qualité locale des procédés de fabrication sur chaque îlot est proposée. Cette technique de contrôle permet d'améliorer les performances du système en consommation, et d'augmenter son rendement en fabrication grâce à l'utilisation des synergies au sein du système intégré. La méthode de contrôle est basée sur l'utilisation d'un anneau asynchrone programmable capable de prendre en compte la charge de travail dynamique et les effets de la variabilité des procédés de fabrication. Le contrôleur évalue en particulier la limite supérieure de fréquence de fonctionnement pour chaque domaine d'horloge. Ainsi, il n'est plus nécessaire de garantir les performances temporelles de chaque nœud au moment de la conception. Cela relâche considérablement les contraintes de fabrication et permet du même coup l'amélioration du rendement. 2011-02-24 FRE PhD thesis Université de Grenoble UNIVERSITE DE GRENOBLE |
collection |
NDLTD |
language |
FRE |
sources |
NDLTD |
topic |
[SPI] Engineering Sciences Logique Asynchrone Technologies Nanométriques |
spellingShingle |
[SPI] Engineering Sciences Logique Asynchrone Technologies Nanométriques Zakaria Radwan, Hatem Mohamed Architecture asynchrone pour l'efficacité énergétique et l'amélioration du rendement en fabrication dans les technologies décananométriques : application à un système sur puce multi-coeurs |
description |
La réduction continuelle des dimensions dans les technologies CMOS a ouvert la porte à la conception de circuits complexes multi-cœurs (SoC). Malheureusement dans les technologies nanométriques, les performances des systèmes intégrés après fabrication ne sont pas complètement prédictibles. En effet, les variations des procédés de fabrication sont très importantes aux échelles des puces. Par conséquent, la conception de tels systèmes dans les technologies nanométriques est désormais contrainte par de nombreux paramètres tels que la robustesse aux variations des procédés de fabrication et la consommation d'énergie. Ceci implique de disposer d'algorithmes efficaces, intégrés dans la puce, susceptibles d'adapter le comportement du système aux variations des charges des processeurs tout en faisant face simultanément aux variations des paramètres qui ne peuvent pas être prédits ou modélisées avec précision au moment de la conception. Dans ce contexte, ce travail de thèse porte sur la conception de systèmes dit " GALS " (Globally Asynchronous Locally Synchronous) conçus autour d'un réseau de communication intégré à la puce (Network-on-Chip ou NoC) exploitant les nouvelles générations de technologie CMOS. Une nouvelle méthode permettant de contrôler dynamiquement la vitesse des différents îlots du NoC grâce à un contrôle de la tension et de la fréquence en fonction de la qualité locale des procédés de fabrication sur chaque îlot est proposée. Cette technique de contrôle permet d'améliorer les performances du système en consommation, et d'augmenter son rendement en fabrication grâce à l'utilisation des synergies au sein du système intégré. La méthode de contrôle est basée sur l'utilisation d'un anneau asynchrone programmable capable de prendre en compte la charge de travail dynamique et les effets de la variabilité des procédés de fabrication. Le contrôleur évalue en particulier la limite supérieure de fréquence de fonctionnement pour chaque domaine d'horloge. Ainsi, il n'est plus nécessaire de garantir les performances temporelles de chaque nœud au moment de la conception. Cela relâche considérablement les contraintes de fabrication et permet du même coup l'amélioration du rendement. |
author |
Zakaria Radwan, Hatem Mohamed |
author_facet |
Zakaria Radwan, Hatem Mohamed |
author_sort |
Zakaria Radwan, Hatem Mohamed |
title |
Architecture asynchrone pour l'efficacité énergétique et l'amélioration du rendement en fabrication dans les technologies décananométriques : application à un système sur puce multi-coeurs |
title_short |
Architecture asynchrone pour l'efficacité énergétique et l'amélioration du rendement en fabrication dans les technologies décananométriques : application à un système sur puce multi-coeurs |
title_full |
Architecture asynchrone pour l'efficacité énergétique et l'amélioration du rendement en fabrication dans les technologies décananométriques : application à un système sur puce multi-coeurs |
title_fullStr |
Architecture asynchrone pour l'efficacité énergétique et l'amélioration du rendement en fabrication dans les technologies décananométriques : application à un système sur puce multi-coeurs |
title_full_unstemmed |
Architecture asynchrone pour l'efficacité énergétique et l'amélioration du rendement en fabrication dans les technologies décananométriques : application à un système sur puce multi-coeurs |
title_sort |
architecture asynchrone pour l'efficacité énergétique et l'amélioration du rendement en fabrication dans les technologies décananométriques : application à un système sur puce multi-coeurs |
publisher |
Université de Grenoble |
publishDate |
2011 |
url |
http://tel.archives-ouvertes.fr/tel-00583021 http://tel.archives-ouvertes.fr/docs/00/58/30/21/PDF/21530_ZAKARIA_RADWAN_2011_archivage.pdf |
work_keys_str_mv |
AT zakariaradwanhatemmohamed architectureasynchronepourlefficaciteenergetiqueetlameliorationdurendementenfabricationdanslestechnologiesdecananometriquesapplicationaunsystemesurpucemulticoeurs |
_version_ |
1716396620752355328 |