Vérification semi-formelle et synthèse automatique de PSL vers VHDL
La vérification à base de propriétés (PBV) est devenue un élément essentiel des flots de conception pour supporter la vérification de circuits complexes. Pour de tels composants où les techniques de vérification formelle ne peuvent s'appliquer, la vérification dynamique à base de propriétés con...
Main Author: | Oddos, Y. |
---|---|
Language: | FRE |
Published: |
2009
|
Subjects: | |
Online Access: | http://tel.archives-ouvertes.fr/tel-00481923 http://tel.archives-ouvertes.fr/docs/00/48/19/23/PDF/sfv_0318.pdf |
Similar Items
-
Synthèse des interfaces de communication dans la conception des systèmes monopuces : de la spécification à la génération automatique
by: Grasset, A.
Published: (2006) -
Étude des interfaces logicielles/matérielles dans le cadre des systèmes multiprocesseurs monopuces et des modèles de programmation parallèle de haut niveau
by: Youssef, W.
Published: (2006) -
Contribution aux Aspects Dorsaux de la synthèse de systèmes monopuces. Optimisation de code pour processeurs embarqués. Analyse de la consommation dans un environnement de synthèse comportementale
by: GUILLAUME, Ph.
Published: (1999) -
Synthèse architecturale interactive et flexible
by: Ding, Hong
Published: (1996) -
Validation de systèmes sur puce complexes du niveau transactionnel au niveau transfert de registres
by: Belhadj Amor, Zeineb
Published: (2014)