Généralisation des méthodes de scan pour le test des circuits intégrés complexes et application à des circuits critiques en vitesse

• Main Author: Bulone, Joseph
• Language: FRE
• Published: 1994
• Subjects: [INFO:INFO_MO] Computer Science/Modeling and Simulation; Etude expérimentale; Méthode essai; Essai fonctionnel; Essai automatique; Circuit intégré; Séquenceur; Circuit rapide; Technologie MOS complémentaire; Génération test; Simulation symbolique; Chemin de scan généralisé; Scan partiel; Test de chemin de données
• Online Access: http://tel.archives-ouvertes.fr/tel-00344980; http://tel.archives-ouvertes.fr/docs/00/34/49/80/PDF/Bulone.Joseph_1994_these.pdf

Cette thèse propose une extension des méthodes classiques de chemins de «scan». On utilise des opérateurs combinatoires plus généraux à la place des multiplexeurs à une seule sortie. Ils peuvent comporter des entrées et des sorties multiples. Ils peuvent boucler sur eux-mêmes par l'intermédiaire d'une ou plusieurs bascules. Lorsqu'ils vérifient certaines propriétés de bijectivité et qu'ils forment une structure propageant de l'information, alors cette structure est aussi utile que les chaînes du «scan» complet et s'utilise de manière semblable. Elle permet aussi une approche hiérarchique du test des circuits. On montre comment tirer profit de cette méthode plus générale pour réduire l'impact de la méthode de «scan» complet sur les performances de circuits complexes implantant des fonctions mathématiques courantes ou des séquenceurs. Des résultats sont donnés pour le cas réel d'un circuit CMOS, très rapide, spécifique pour le réseau numérique large bande et pour lequel les contraintes en vitesse étaient primordiales