Analyse de défaillances de circuits VLSI par testeur à faisceau d'électrons
Cette thèse concerne l'analyse de défaillances de circuits VLSI et plus particulièrement la localisation automatique de défauts sur des circuits a structure non connue a l'aide d'un testeur par faisceau d'électrons. La première partie décrit le problème du point de vue de l'...
| Main Author: | |
|---|---|
| Language: | FRE |
| Published: |
1990
|
| Subjects: | |
| Online Access: | http://tel.archives-ouvertes.fr/tel-00337865 http://tel.archives-ouvertes.fr/docs/00/33/78/65/PDF/Savart.Denis_1990_these.pdf |