Techniques de Conception en Vue d'Améliorer la fiabilité des Mémoires Flash Embarquées

• Main Author: Godard, Benoit
• Language: English
• Published: Université Montpellier II - Sciences et Techniques du Languedoc 2008
• Subjects: [SPI:NANO] Engineering Sciences/Micro and nanotechnologies/Microelectronics; [SPI:NANO] Sciences de l'ingénieur/Micro et nanotechnologies/Microélectronique; Fiabilité; mémoire Flash embarquées; sûreté de fonctionnement; tolérance aux fautes; codes correcteurs d'erreur; réparation par redondance
• Online Access: http://tel.archives-ouvertes.fr/tel-00331866; http://tel.archives-ouvertes.fr/docs/00/33/18/66/PDF/phd.benoit.godard.pdf

Les mémoires non-volatiles de type Flash sont présentes dans un grand nombre de circuits visant des applications électroniques portatives. Leur non-volatilité et flexibilité en font des mémoires extrêmement populaires. Néanmoins, la fiabilité devient une caractéristique à améliorer en raison des besoins en surface grandissants et de leur intégration dans des applications sensibles. Des solutions de tolérance aux fautes peu coûteuses et faciles à intégrer doivent être mises en place. Tout d'abord, cette étude s'est portée sur l'analyse et l'étude de la fiabilité des Flash. Il fut l'occasion d'établir un modèle de fiabilité d'une cellule à grille flottante. Ce modèle a été ajusté suivant les paramètres issus d'une technologie Flash 180nm. Dans un second temps, deux techniques de tolérance aux fautes mêlant codes correcteurs d'erreurs et redondance ont été mises au point. La première technique, nommée correction d'erreurs par analyse de VT, fournit des capacités de correction accrues par l'analyse du niveau de programmation des cellules mémoire. Une étude mathématique puis une architecture de fiabilisation ont été proposées. Dans cette étude, on suppose que des ressources de redondance sont disponibles afin de réparer la mémoire lorsqu'une erreur est détectée. La seconde technique, appelée correction d'erreur hiérarchique, utilise des capacités de correction distribuées dans la mémoire Flash afin de réduire significativement le coût associé à une correction d'erreur avancée. Cette technique a été intégrée dans une architecture de fiabilisation disposant de ressources de redondance. Une étude basée sur les Chaines de Markov à Temps Continu a démontré l'efficacité de cette structure. Ces techniques constituent des solutions alternatives aux schémas standards utilisés dans l'industrie. Elles augmentent significativement le temps moyen à la défaillance du système sans faire exploser la surface requise à l'intégration une structure de tolérance<br />aux fautes.