Conception d'une architecture de BIST analogique et mixte programmable en technologie CMOS très submicronique
Ce mémoire présente une technique de BIST dont l'interface est totalement numérique, pour le test fréquentiel de circuits analogiques et mixtes. L'objectif de cette approche est de faciliter les techniques de test à bas coût des Systèmes sur Puce, rendant le test des blocs mixtes compatibl...
| Main Author: | |
|---|---|
| Language: | FRE |
| Published: |
2005
|
| Subjects: | |
| Online Access: | http://tel.archives-ouvertes.fr/tel-00011327 http://tel.archives-ouvertes.fr/docs/00/05/41/49/PDF/dpa_220.pdf |