Application des technologies CMOS sur SOI aux fonctions d'interface des liens de communication haut débit (> 10 Gbit/s)

• Main Author: Axelrad, David
• Language: FRE
• Published: 2005
• Subjects: [INFO:INFO_NI] Computer Science/Networking and Telecommunication; [SPI:NANO] Engineering Sciences/Micro and nanotechnologies/Microelectronics; SOI; silicium sur isolant; CMOS; lien haut débit 10Gbit/s et 40Gbit/s; récupération d'horloge et de données (CDR); boucle à verrouillage de phase (PLL); oscillateur commandé en tension (VCO); multi-phases; bruit de phase; inductance; varactor; substrat haute résistivité
• Online Access: http://tel.archives-ouvertes.fr/tel-00010675; http://tel.archives-ouvertes.fr/docs/00/04/86/43/PDF/tel-00010675.pdf; http://tel.archives-ouvertes.fr/docs/00/04/86/43/ANNEX/tel-00010675.ppt

L'objectif de ce travail est d'étudier les avantages de la technologie CMOS/SOI 0.13µm partiellement désertée, pour la conception des circuits d'interface des liens haut débit (10 et 40Gbit/s). Nous avons identifié une fonction critique: la récupération de l'horloge et des données (CDR). L'étude de cette fonction nous a conduit à une analyse approfondie de l'oscillateur commandé en tension (VCO). Neuf circuits VCO et oscillateurs 10GHz ont ainsi été conçus pour valider les choix technologiques offerts par le CMOS/SOI. Les performances mesurées démontrent l'intérêt du CMOS/SOI pour les applications à hautes fréquences. Pour les applications à 40Gbit/s, nous avons ensuite conçu, réalisé et testé un VCO multi-phases 4x10GHz. Les résultats expérimentaux montrent une amélioration significative de la figure de mérite lorsque l'on compare ce circuit en CMOS/SOI avec les résultats précédemment publiés.