Vérification formelle de systèmes digitaux synchrones, basée sur la simulation symbolique
Pour satisfaire les exigences du marché, les outils de vérification formelle doivent permettre aux concepteurs de vérifier des descriptions complexes et de raisonner sur des domaines de valeurs grands ou infinis. Il est nécessaire de se concentrer sur la correction d'algorithmes et sur les prop...
Main Author: | Georgelin, P. |
---|---|
Language: | FRE |
Published: |
2001
|
Subjects: | |
Online Access: | http://tel.archives-ouvertes.fr/tel-00002931 http://tel.archives-ouvertes.fr/docs/00/04/53/73/PDF/tel-00002931.pdf |
Similar Items
-
Vérification formelle des résultats de la synthèse de haut niveau
by: Dushina, J.
Published: (1999) -
SIMULATION SYMBOLIQUE DES CIRCUITS DÉCRITS AU NIVEAU ALGORITHMIQUE
by: Al-Sammane, G.
Published: (2005) -
Vérification formelle des systèmes numériques par démonstration de théorèmes: application aux composants cryptographiques
by: Toma, D.
Published: (2006) -
Spécification de bibliothèques pour la synthèse de circuits asynchrones
by: Rigaud, J.B.
Published: (2002) -
Une formalisation fonctionnelle des communications sur la puce
by: Schmaltz, J.
Published: (2006)