ГЕНЕРАЦИЯ ВЫПОЛНИМЫХ СПЕЦИФИКАЦИЙ ЦИФРОВЫХ СИСТЕМ ИЗ СТРУКТУРНЫХ ОПИСАНИЙ FPGA-ПРОЕКТОВ

ГЕНЕРАЦИЯ ВЫПОЛНИМЫХ СПЕЦИФИКАЦИЙ ЦИФРОВЫХ СИСТЕМ ИЗ СТРУКТУРНЫХ ОПИСАНИЙ FPGA-ПРОЕКТОВ

Описывается алгоритм конвертации формата XDL в промежуточный формат описания реализованного на FPGA проекта. Моделью промежуточного представления служит двудольный граф. Алгоритмическим базисом операции конвертации является подстановка графов, задающая распаковку элемента FPGA в примитивные логическ...

Full description

Bibliographic Details
Format: Article
Language:Russian
Published: The United Institute of Informatics Problems of the National Academy of Sciences of Belarus 2018-02-01
Series:Informatika
Online Access:https://inf.grid.by/jour/article/view/284
id doaj-e5f38f0e0f6d41bfa3b85a55f18c7eb7
record_format Article
spelling doaj-e5f38f0e0f6d41bfa3b85a55f18c7eb72021-07-28T21:07:23ZrusThe United Institute of Informatics Problems of the National Academy of Sciences of Belarus Informatika1816-03012018-02-0103(35)111123264ГЕНЕРАЦИЯ ВЫПОЛНИМЫХ СПЕЦИФИКАЦИЙ ЦИФРОВЫХ СИСТЕМ ИЗ СТРУКТУРНЫХ ОПИСАНИЙ FPGA-ПРОЕКТОВ0Объединенный институт проблем информатики НАН БеларусиОписывается алгоритм конвертации формата XDL в промежуточный формат описания реализованного на FPGA проекта. Моделью промежуточного представления служит двудольный граф. Алгоритмическим базисом операции конвертации является подстановка графов, задающая распаковку элемента FPGA в примитивные логические элементы. Проводится методика испытаний этого алгоритма, для реализации которой разработана программа конвертации промежуточного представления в формат EDIFhttps://inf.grid.by/jour/article/view/284
collection DOAJ
language Russian
format Article
sources DOAJ
title ГЕНЕРАЦИЯ ВЫПОЛНИМЫХ СПЕЦИФИКАЦИЙ ЦИФРОВЫХ СИСТЕМ ИЗ СТРУКТУРНЫХ ОПИСАНИЙ FPGA-ПРОЕКТОВ
spellingShingle ГЕНЕРАЦИЯ ВЫПОЛНИМЫХ СПЕЦИФИКАЦИЙ ЦИФРОВЫХ СИСТЕМ ИЗ СТРУКТУРНЫХ ОПИСАНИЙ FPGA-ПРОЕКТОВ
Informatika
title_short ГЕНЕРАЦИЯ ВЫПОЛНИМЫХ СПЕЦИФИКАЦИЙ ЦИФРОВЫХ СИСТЕМ ИЗ СТРУКТУРНЫХ ОПИСАНИЙ FPGA-ПРОЕКТОВ
title_full ГЕНЕРАЦИЯ ВЫПОЛНИМЫХ СПЕЦИФИКАЦИЙ ЦИФРОВЫХ СИСТЕМ ИЗ СТРУКТУРНЫХ ОПИСАНИЙ FPGA-ПРОЕКТОВ
title_fullStr ГЕНЕРАЦИЯ ВЫПОЛНИМЫХ СПЕЦИФИКАЦИЙ ЦИФРОВЫХ СИСТЕМ ИЗ СТРУКТУРНЫХ ОПИСАНИЙ FPGA-ПРОЕКТОВ
title_full_unstemmed ГЕНЕРАЦИЯ ВЫПОЛНИМЫХ СПЕЦИФИКАЦИЙ ЦИФРОВЫХ СИСТЕМ ИЗ СТРУКТУРНЫХ ОПИСАНИЙ FPGA-ПРОЕКТОВ
title_sort генерация выполнимых спецификаций цифровых систем из структурных описаний fpga-проектов
publisher The United Institute of Informatics Problems of the National Academy of Sciences of Belarus
series Informatika
issn 1816-0301
publishDate 2018-02-01
description Описывается алгоритм конвертации формата XDL в промежуточный формат описания реализованного на FPGA проекта. Моделью промежуточного представления служит двудольный граф. Алгоритмическим базисом операции конвертации является подстановка графов, задающая распаковку элемента FPGA в примитивные логические элементы. Проводится методика испытаний этого алгоритма, для реализации которой разработана программа конвертации промежуточного представления в формат EDIF
url https://inf.grid.by/jour/article/view/284
_version_ 1721263043758784512

Similar Items