Design of a 65 nm cmos comparator with hysteresis / 65 nm kmop technologijos histerezinio komparatoriaus projektavimas

The comparator can be described as one of the basic building blocks in electronics. It is implemented both as a discrete device and as a constituent of a complex circuit. In both cases, the circuits usually operate in conditions, where useful and unwanted (noise) signals are present at the same tim...

Full description

Bibliographic Details
Main Authors:	Aleksandr Vasjanov, Vaidotas Barzdėnas
Format:	Article
Language:	English
Published:	Vilnius Gediminas Technical University 2014-04-01
Series:	Mokslas: Lietuvos Ateitis
Subjects:	CMOS comparator hysteresis integrated circuit IC design
Online Access:	http://journals.vgtu.lt/index.php/MLA/article/view/3538

id	doaj-d700eda411684914950e82934fdc9688
record_format	Article
spelling	doaj-d700eda411684914950e82934fdc96882021-05-02T07:32:46ZengVilnius Gediminas Technical UniversityMokslas: Lietuvos Ateitis2029-23412029-22522014-04-016210.3846/mla.2014.30Design of a 65 nm cmos comparator with hysteresis / 65 nm kmop technologijos histerezinio komparatoriaus projektavimasAleksandr Vasjanov0Vaidotas Barzdėnas1Vilniaus Gedimino technikos universitetasVilniaus Gedimino technikos universitetas The comparator can be described as one of the basic building blocks in electronics. It is implemented both as a discrete device and as a constituent of a complex circuit. In both cases, the circuits usually operate in conditions, where useful and unwanted (noise) signals are present at the same time. In order to maintain the validity of output data, a hysteresis parameter is introduced to the comparator’s circuit. This article presents the results of a CMOS comparator with hysteresis design – the schematic, topology and simulation results are analyzed. The designed comparator is implemented in a zero voltage offset compensation circuit ADC in a multi-standard transceiver IC. Santrauka Komparatorius yra vienas iš pagrindinių elektronikos įtaisų. Jis yra naudojamas kaip diskretinis elementas arba kaip viena iš sudėtingesnės sistemos sudedamųjų dalių. Šie įtaisai dažnai veikia elektronikos sistemose, kuriose egzistuoja ne tik informaciją nešantys bei apdorojami signalai, bet ir nepageidautini triukšmo signalai. Siekiant tokiomis sąlygomis užtikrinti patikimą ir efektyvią komparatoriaus veiką, imama taikyti histerezė. Šiame straipsnyje pateikiami TSMC 65 nm KMOP histerezinio komparatoriaus projektavimo rezultatai: aptariama principinė elektrinė schema, pateikiama suprojektuota topologija, jos kompiuterinio modeliavimo rezultatai bei išvados. Šis komparatorius bus naudojamas daugiastandarčio, daugiakanalio siųstuvo-imtuvo grandinėje, nulinio potencialo poslinkio įtampą nustatančiame, lygiagrečios architektūros analoginiame skaitmeniniame keitiklyje (ASK). Reikšminiai žodžiai: KMOP, komparatorius, histerezė, integrinis grandynas, lustas, analoginis skaitmeninis keitiklis. http://journals.vgtu.lt/index.php/MLA/article/view/3538CMOScomparatorhysteresisintegrated circuitICdesign
collection	DOAJ
language	English
format	Article
sources	DOAJ
author	Aleksandr Vasjanov Vaidotas Barzdėnas
spellingShingle	Aleksandr Vasjanov Vaidotas Barzdėnas Design of a 65 nm cmos comparator with hysteresis / 65 nm kmop technologijos histerezinio komparatoriaus projektavimas Mokslas: Lietuvos Ateitis CMOS comparator hysteresis integrated circuit IC design
author_facet	Aleksandr Vasjanov Vaidotas Barzdėnas
author_sort	Aleksandr Vasjanov
title	Design of a 65 nm cmos comparator with hysteresis / 65 nm kmop technologijos histerezinio komparatoriaus projektavimas
title_short	Design of a 65 nm cmos comparator with hysteresis / 65 nm kmop technologijos histerezinio komparatoriaus projektavimas
title_full	Design of a 65 nm cmos comparator with hysteresis / 65 nm kmop technologijos histerezinio komparatoriaus projektavimas
title_fullStr	Design of a 65 nm cmos comparator with hysteresis / 65 nm kmop technologijos histerezinio komparatoriaus projektavimas
title_full_unstemmed	Design of a 65 nm cmos comparator with hysteresis / 65 nm kmop technologijos histerezinio komparatoriaus projektavimas
title_sort	design of a 65 nm cmos comparator with hysteresis / 65 nm kmop technologijos histerezinio komparatoriaus projektavimas
publisher	Vilnius Gediminas Technical University
series	Mokslas: Lietuvos Ateitis
issn	2029-2341 2029-2252
publishDate	2014-04-01
description	The comparator can be described as one of the basic building blocks in electronics. It is implemented both as a discrete device and as a constituent of a complex circuit. In both cases, the circuits usually operate in conditions, where useful and unwanted (noise) signals are present at the same time. In order to maintain the validity of output data, a hysteresis parameter is introduced to the comparator’s circuit. This article presents the results of a CMOS comparator with hysteresis design – the schematic, topology and simulation results are analyzed. The designed comparator is implemented in a zero voltage offset compensation circuit ADC in a multi-standard transceiver IC. Santrauka Komparatorius yra vienas iš pagrindinių elektronikos įtaisų. Jis yra naudojamas kaip diskretinis elementas arba kaip viena iš sudėtingesnės sistemos sudedamųjų dalių. Šie įtaisai dažnai veikia elektronikos sistemose, kuriose egzistuoja ne tik informaciją nešantys bei apdorojami signalai, bet ir nepageidautini triukšmo signalai. Siekiant tokiomis sąlygomis užtikrinti patikimą ir efektyvią komparatoriaus veiką, imama taikyti histerezė. Šiame straipsnyje pateikiami TSMC 65 nm KMOP histerezinio komparatoriaus projektavimo rezultatai: aptariama principinė elektrinė schema, pateikiama suprojektuota topologija, jos kompiuterinio modeliavimo rezultatai bei išvados. Šis komparatorius bus naudojamas daugiastandarčio, daugiakanalio siųstuvo-imtuvo grandinėje, nulinio potencialo poslinkio įtampą nustatančiame, lygiagrečios architektūros analoginiame skaitmeniniame keitiklyje (ASK). Reikšminiai žodžiai: KMOP, komparatorius, histerezė, integrinis grandynas, lustas, analoginis skaitmeninis keitiklis.
topic	CMOS comparator hysteresis integrated circuit IC design
url	http://journals.vgtu.lt/index.php/MLA/article/view/3538
work_keys_str_mv	AT aleksandrvasjanov designofa65nmcmoscomparatorwithhysteresis65nmkmoptechnologijoshistereziniokomparatoriausprojektavimas AT vaidotasbarzdenas designofa65nmcmoscomparatorwithhysteresis65nmkmoptechnologijoshistereziniokomparatoriausprojektavimas
_version_	1721494005018001408

Design of a 65 nm cmos comparator with hysteresis / 65 nm kmop technologijos histerezinio komparatoriaus projektavimas

Similar Items