Редукція та оптимальна швидкодія ациклічних суматорів бінарних кодів

• Main Authors: Mykhailo Solomko, Petro Tadeyev, Yaroslav Zubyk, Olena Hladka
• Format: Article
• Language: English
• Published: PC Technology Center 2019-02-01
• Series: Eastern-European Journal of Enterprise Technologies
• Subjects: acyclic model of addition of binary codes; prefix model; ling adder; kogge-stone adder; han-carlson adder
• Online Access: http://journals.uran.ua/eejet/article/view/157150

Проведеними дослідженнями встановлена перспектива збільшення продуктивності обчислювальних компонентів, зокрема комбінаційних суматорів, на основі використання принципів обчислення цифрових сигналів ациклічної моделі. Застосування ациклічної моделі розраховано на: – процес послідовного (для молодших розрядів схеми суматора) та паралельного (для решти розрядів) обчислення сигналів суми і перенесення. Завдяки зазначеному підходу стає можливим, у підсумку, зменшити складність апаратної частини пристрою та не збільшити глибину схеми; – встановлення оптимального числа обчислювальних кроків. Експериментально доведено припущення про те, що число обчислювальних кроків орієнтованого ациклічного графа з двома логічними операціями AND і XOR визначає оптимальне число перенесень у схемі n-bit паралельного суматора бінарних кодів. Зокрема, це підтверджується наявністю 8-bit паралельного ациклічного суматора з глибиною схеми 8 типових 2-входових логічних елементів. Зв’язок між числом обчислювальних кроків ациклічного графа і числом перенесень одиниці до старшого розряду спричиняє процес співставлення структури суматора з відповідним ациклічним графом. Метою зазначеного співставлення є встановлення мінімально достатнього числа перенесень для операції додавання бінарних кодів у схемі паралельного суматора з паралельним способом перенесення. Використання ациклічної моделі вигідніше у порівнянні з аналогами за такими чинниками: – меншою вартістю розробки, оскільки ациклічна модель визначає простішу структуру суматора; – наявністю критерію оптимізації – число обчислювальних кроків ациклічного графа вказує на мінімально достатнє число перенесень одиниці до старшого розряду. Завдяки цьому забезпечується можливість отримання оптимальних значень показників складності структури та глибини схеми суматора. У порівнянні з аналогами відомих структур 8-bit префіксних суматорів це забезпечує збільшення показника якості 8-bit ациклічних суматорів, наприклад, за енергоспоживанням, площею чипа, у залежності від обраної структури, на 14–31 %. Є підстави стверджувати про можливість збільшення продуктивності обчислювальних компонентів, зокрема суматорів бінарних кодів, шляхом використання принципів обчислення цифрових сигналів ациклічної моделі