МОДЕЛИРОВАНИЕ ФУНКЦИОНАЛЬНЫХ НЕИСПРАВНОСТЕЙ ЦИФРОВЫХ УСТРОЙСТВ СРЕДСТВАМИ ЯЗЫКА VHDL
Описывается методика внедрения моделей функциональных неисправностей в проектные описания цифровых устройств на языке VHDL. Рассматриваются вопросы, связанные с распределением неисправностей в процессе моделирования. Предлагается использовать верификационные компоненты для проектирования средств сам...
Format: | Article |
---|---|
Language: | Russian |
Published: |
The United Institute of Informatics Problems of the National Academy of Sciences of Belarus
2018-11-01
|
Series: | Informatika |
Online Access: | https://inf.grid.by/jour/article/view/609 |
Similar Items
-
ВНЕДРЕНИЕ ФУНКЦИОНАЛЬНЫХ НЕИСПРАВНОСТЕЙ ОЗУ В ОПИСАНИЯ ЦИФРОВЫХ УСТРОЙСТВ НА ЯЗЫКЕ VHDL
Published: (2018-10-01) -
МОДЕЛИРОВАНИЕ НЕИСПРАВНОСТЕЙ В СТРУКТУРАХ СБИС НА ЯЗЫКЕ VHDL
Published: (2019-01-01) -
МОДЕЛИРОВАНИЕ НЕИСПРАВНОСТЕЙ СБИС НА ПОВЕДЕНЧЕСКОМ УРОВНЕ НА ЯЗЫКЕ VHDL
Published: (2019-01-01) -
ПОСТРОЕНИЕ ТЕСТОВ И ВЕРИФИКАЦИЯ ПОТОКОВЫХ МОДЕЛЕЙ ЦИФРОВЫХ УСТРОЙСТВ НА ЯЗЫКЕ VHDL
Published: (2018-03-01) -
ОБНАРУЖЕНИЕ КОДОЧУВСТВИТЕЛЬНЫХ НЕИСПРАВНОСТЕЙ ЗАПОМИНАЮЩИХ УСТРОЙСТВ С МНОГОКРАТНЫМ ИСПОЛЬЗОВАНИЕМ МАРШЕВЫХ ТЕСТОВ
Published: (2018-12-01)