Eine verlustleistungsoptimierte Dezimator-Architektur für kaskadierte Sigma-Delta Analog-Digital Umsetzer
Dieser Beitrag stellt einen neuartigen Ansatz einer leistungsfähigen Dezimator-Architektur f¨ur kaskadierte Sigma-Delta Modulatoren vor. Die Besonderheit der dargestellten Struktur ist die Integration der Rekombinationslogik kaskadierter Modulatoren und der Korrektur des Verstärkungsfehlers zeitkont...
| Main Authors: | , , , |
|---|---|
| Format: | Article |
| Language: | deu |
| Published: |
Copernicus Publications
2004-01-01
|
| Series: | Advances in Radio Science |
| Online Access: | http://www.adv-radio-sci.net/2/199/2004/ars-2-199-2004.pdf |